CerebrasのAIチップ設計で半導体製造に革命！

Cerebras、超小型コア設計と動的欠陥回避技術で歩留まり改善
AIチップ「WSE-3」、欠陥耐性100倍と処理速度22倍を実現
巨大チップ製造でコスト削減とシリコン使用率93％を達成

※ AIによる要約

AI向け半導体チップ開発で注目を集めるCerebrasが、ブログ記事を通じて「どのように半導体チップの歩留まりを高めたのか」を詳しく説明。Cerebrasは、高性能を誇る「地球上で最速のAIチップ」をうたい、その裏側で革新的な技術を導入してきたとして注目されています。

How does Cerebras yield a wafer-scale chip? Our latest blog provides the answers. 🧵https://t.co/IwprqkAHFb pic.twitter.com/sF9283KfRa
— Cerebras (@cerebras) 2025年1月13日

twitter.com

半導体チップの製造過程では、欠陥の発生が避けられない課題であるとのこと。大型化により性能は向上するものの、欠陥が含まれる確率が高まり、歩留まりが大きく損なわれるというトレードオフが存在。

これまで多くの企業が「コアレベルの冗長性」という設計戦略を採用し、欠陥が発生したコアを一部無効化することで、製品としての価値を維持。しかし、Cerebrasでは、小型コア設計と動的な欠陥回避技術を用いることで、この問題への斬新な解決策を提示しています。

Cerebrasが手掛ける半導体チップ「WSE-3」は、0.05平方ミリメートルという非常に小型なコアサイズを備えており、欠陥が発生しても影響を受ける領域の削減が可能。この設計は、ライバル企業のNVIDIA H100のコアサイズと比較して約100分の1であり、理論上は100倍の欠陥耐性を持つとされています。さらに、Cerebrasはコア間の接続を動的に再構成可能な高度なルーティング技術を開発。これにより、システム全体が自動的に欠陥を回避できる機能を実現しました。

また、通常、従来型のGPUでは1枚のシリコンウェハーから複数のチップを切り出しますが、Cerebrasは単一の巨大なチップを直接製造。このアプローチにより、シリコンの使用率を93％にまで高めることに成功。さらに、CerebrasのAI推論サービスでは、NVIDIA H100と比較して22倍という驚異的な処理速度を達成。その上、コスト削減効果も約5分の1という結果が報告されています。

Cerebrasの進化するチップ設計技術が今後どのようにAIの発展に影響を与えるのか、業界からの関心はますます高まっています。